ちょっと古い話
http://www.intel.co.jp/jp/developer/technology/itj/2002/volume06issue01/art06_computeintensive/p07_memory.htm
http://download.intel.com/jp/developer/jpdoc/vol6iss1_art06_j.pdf
ハイパー・スレッディング・テクノロジではキャッシュが共有されますが [1]、これはアプリケーションの特性によってはパフォーマンスを向上させることもあれば、逆に低下させることもあります。データに並列性のあるアプリケーションをマルチスレッド化すると、各スレッドはまったく異なるメモリ・サブセットに対して処理を行う傾向があります。このため、各論理プロセッサが利用できるキャッシュのサイズは本来の1/2になることが予想されます。
キャッシュ共有出来る処理データかつ、分散処理出来るデータでないと
性能が落ちるということか...
皮肉にも、Intelがインターネット(音楽、画像)向けと言っていたのは間違いではないね...
http://pc.watch.impress.co.jp/docs/2005/0816/kaigai203.htm
Intelは次世代アーキテクチャでは、完全にマルチスレッディング技術を切り捨てる可能性が高い。これは、アーキテクチャの大きな方向性の変化を意味している。
http://www.nifty.com/webapp/digitalword/word/030/03046.htm
TLB
論理アドレスから物理アドレスへの変換で発生するページテーブル参照のペナルティを小さくするために設けられた一種のキャッシュメモリ。参照されたアドレスと変換情報の履歴を保存しておき、アドレス変換の高速化を実現する。
http://weblabo.griffonworks.net/dorlog/2nddorcom/windows/24331.html
ハイパースレッディングを有効にしたCPUは、上記の(1)と(2)の中間的な性能を
示します。２つのスレッドを同時に実行しているため、１スレッドあたりのL1/L2
キャッシュの容量は単一スレッドで実行しているときの半分になります。また、TLB
キャッシュも半分になるため、メモリのアクセス効率が落ちます。つまり、ハイ
パースレッディングを有効にすると、実運用の環境では概ね遅くなります。Intelが
主張している性能向上は、ハイパースレッディングに有利な理想的な環境だけに限ら
れたものです。
http://www.dj.st44.arena.ne.jp/xwin2/mainhtml/kanto/hyprthrdtec.html
